

UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO
FACULTAD DE ESTUDIOS SUPERIORES CUAUTITLAN
INGENIERÍA EN TELECOMUNICACIONES SISTEMAS Y
ELECTRÓNICA
MICROPROCESADORES

ACTIVIDAD 1

**“DISEÑO E IMPLEMENTACIÓN DE UN SISTEMA
BASADO EN EL MICROPROCESADOR Z80”**

ALUMNA GARCÍA SÁNCHEZ JUANA JANET

GRUPO 1711

Resumen

El presente proyecto detalla el diseño de la arquitectura de hardware y el desarrollo de software para un sistema informático mínimo basado en el microprocesador Z80. A nivel de hardware, se elaboró un diagrama electrónico esquemático integrando 16 Kbytes de memoria de código (EEPROM), 16 Kbytes de memoria de datos (SRAM) y 6 puertos de entrada/salida para comunicación en paralelo. A nivel de software, se codificó un programa en lenguaje ensamblador capaz de interactuar con el usuario mediante una terminal, capturar cadenas de texto, validar caracteres alfanuméricos en código ASCII, e ignorar espacios en blanco para calcular la longitud real de un nombre. El sistema fue validado y simulado exitosamente verificando la correcta integración de sus componentes.

Introducción

La arquitectura de microprocesadores requiere una comprensión profunda de cómo la Unidad Central de Procesamiento (CPU) interactúa con la memoria y los periféricos a través de buses de datos, direcciones y control. El objetivo de este documento es exponer la interconexión física y la programación a bajo nivel de un sistema de 8 bits. Para lograrlo, se emplea el microprocesador Z80 como unidad de control central, apoyado por lógica de decodificación para el mapeo de memoria y periféricos. Se demuestra cómo las señales eléctricas se traducen en ejecución secuencial de instrucciones, permitiendo resolver un problema de procesamiento de texto mediante la interacción directa con el hardware emulado.

Funcionamiento del Sistema

- Microprocesador Z80: Es el cerebro del sistema, con un bus de datos de 8 bits y un bus de direcciones de 16 bits, lo que le permite direccionar hasta 64 KB de memoria. Para coordinar el diseño, se utilizan sus señales de control activas en bajo: MREQ (petición de memoria), IORQ (petición de periféricos), RD (lectura) y WR (escritura).
- Memorias:
 - Código (EEPROM 28C256): Memoria no volátil de lectura utilizada para almacenar las instrucciones del programa ensamblador. Se mapeó a partir de la dirección base 0000h, ya que es la dirección donde el Z80 inicia su ejecución tras un reinicio.
 - Datos (SRAM 6264): Memoria volátil de lectura y escritura. Se emplearon dos integrados de 8 KB para cumplir con la capacidad requerida de 16 KB. Se estructuró su mapeo hacia el límite superior del mapa de memoria para proporcionar un área de pila (Stack) y resguardo de variables de control del programa.
- Interfaz para Periféricos: Se implementaron dos integrados PPI 8255 (Programmable Peripheral Interface), proporcionando cada uno 3 puertos

programables (A, B y C). Esto satisface el requerimiento de 6 puertos paralelos de comunicación.

Diseño de sistema

El circuito se estructuró dividiendo el espacio de direccionamiento mediante lógica combinacional. La memoria EEPROM se activa mediante compuertas OR evaluando los bits A14 y A15 en cero lógico. Las memorias SRAM cuentan con una red de decodificación utilizando compuertas NAND y NOT. Para los periféricos, se integró un decodificador 74LS138 que monitorea el bus de direcciones (líneas A2 a A7) junto con la señal IORQ, permitiendo habilitar los dos PPI 8255 secuencialmente a partir de la dirección 40h. Todos los integrados comparten de manera paralela el bus de datos (D0-D7) y se coordinan estrictamente a través de las señales RD y WR.

Análisis de los Resultados

La lógica implementada emplea el registro C como acumulador. Mediante un ciclo continuo (Loop), el programa evalúa el código ASCII de la entrada del usuario: si detecta el valor 20h (espacio), omite el conteo; si identifica valores correspondientes a símbolos matemáticos o signos de puntuación, emite una subrutina de error; finalmente, si determina que es una letra válida, incrementa el registro. La simulación demostró que la gestión de saltos condicionales (JR Z, JR C) y la subrutina de conversión numérica fueron precisas, arrojando el conteo final de letras de manera exacta y controlada.

Conclusión

La elaboración de este proyecto integró los conceptos teóricos de arquitectura de computadoras en una aplicación práctica funcional. Se comprobó la viabilidad del diseño lógico en el mapeo de direcciones tanto para bloques de memoria de 16 Kbytes como para puertos de entrada y salida. Por su parte, la programación del Z80 evidenció la importancia de gestionar eficientemente los registros del procesador y las estructuras de control condicional en lenguaje ensamblador para interactuar correctamente con el hardware y los requerimientos del usuario.